Xilinx, IP 서브시스템으로 한 차원 더 높아진 디자인을 제공하는 비바도 디자인 수트 2015.3 출시

자일링스는 비바도 디자인 수트(Vivado® Design Suite) 2015.3 릴리즈를 출시한다고 밝혔다. 새로운 릴리즈로 플랫폼 시스템 개발자는 생산성을 높이고 개발비용을 절감할 있다. 또한 새로운 시장에 적합한 플러그 플레이 방식의 IP 서브시스템으로써 디자인 팀이 최고 수준의 추상화(abstraction) 작업을 있도록 지원한다. 새로운 IP 서브시스템은 향상된 성능의 비바도 IPI(IP Integrator) HLS(Vivado High-Level Synthesis) 결합하여 커진 IP 빌딩 블록과 연결된 콘텐츠를 재사용할 있으므로 빠르게 통합 검증하여 생산성을 높일 있다.

 

차원이 다른 디자인 성능을 제공하는 IP 서브시스템

자일링스의 새로운 LogiCORE™ IP 서브시스템은 최대 80개의 개별 IP코어, 소프트웨어 드라이버, 디자인 샘플 테스트 벤치를 통합할 있는 시장 맞춤형 빌딩 블록을 자유롭게 구성할 있다. 비바도 디자인 수트 2015.3 릴리즈는 이더넷(Ethernet), PCIe®, 비디오 프로세싱, 이미지 센서 프로세싱 OTN 개발을 위해 새로운 IP 서브시스템과 함께 사용할 있다. IP 서브시스템은 ARM® AMBA® AXI 4 상호연결 프로토콜, IEEE P1735 암호화 IP-XACT 산업표준을 기반으로 자일링스 얼라이언스 회원사 IP와의 호환성을 유지하여 신속한 통합을 가능하게 해준다.

 

자일링스의 디자인 방법론의 수석 마케팅 디렉터인 페이스트(Tom Feist) 모든 IP 서브시스템은 훨씬 빌딩 블록과 빠른 통합 검증에 필요한 모든 콘텐츠를 재사용할 있어 생산성을 대폭 향상 시켜준다 말했다. 더불어 새로운 비디오 IP 서브시스템의 특징은 C, C++ 언어로 모두 작성되었으며 비바도 HLS 사용하여 생성되었다는 점이다. 자일링스 내부의 실제 개발 시간은 불과 4개월이 걸렸다. 이는 RTL 플로우를 사용하여 2년이 걸리는데 비하면 6배의 생산성 향상 효과가 있는 것이다. 자일링스는 앞으로도 생산성을 높일 있도록 버전 개발에 힘쓸 계획이다. 또한 C 기반의 IP 재사용은 IP 서브시스템을 제품군에서 다른 제품군으로 쉽게 이동할 있을 뿐만 아니라, 마이크로 아키텍처 연결된 RTL 자동으로 다시 최적화하여 차세대 시스템의 요건 실리콘 특성을 만족할 있도록 지원할 것이다라고 설명했다.

 

새롭게 구성 가능한 비디오 프로세서를 위한 IP 서브시스템은 VDMA, 디인터레이서(Deinterlacer), 크로마 리샘플러(Chroma Resampler) 스칼라(Scalar) 등을 포함한 포괄적인 비디오 지원으로 4K2K 비디오 파이프를 제공한다. 또한 서브시스템은 자동 생성되는 AXI 인터페이스와 비바도 IPI 이용하여 DisplayPort, HDMI MIPI 인터페이스를 보다 쉽게 소스화 하고 동기화 있다.

 

2015.3 릴리즈를 사용하는 디자이너들은 새로운 버전의 비바도 IPI 통합 툴을 이용하여 최신 IP 서브시스템을 사용할 있다. 또한 클릭 번으로 모든 주요 시뮬레이터를 설정할 있으며, 원활한 IP 통합 검증을 위한 수정 컨트롤을 지원하는 새로운 시뮬레이션 플로우를 이용할 수도 있다.