아나로그디바이스, 스마트 그리드 전송 및 분배 장비의 모니터링 및 보호 성능 향상

신호 처리 어플리케이션용 고성능 반도체 분야 글로벌 선도 기업인 아나로그디바이스 (www.analog.com, NASDAQ:ADI)에서 24비트 데이터 수집 시스템 온칩(SoC) 시리즈를 출시했다. 이번에 출시된 SoC 시리즈는 스마트 그리드 시스템 내 전기 에너지 전송 및 분배 관리에 사용되는 보호, 모니터링, 전력 품질 측정 장비의 성능을 향상시키도록 설계되었다. AD7770은 보다 고성능의 소형 폼 팩터(form factor) 보호 릴레이 (protection relays)를 지원하고, AD7771은 전력 그리드의 전기 결함(electrical faults)을 초기에 감지할 수 있는 전력 품질 측정 장비를 지원한다. SoC 시리즈 중 세 번째 제품인 AD7779를 사용하면 회로 차단 장비에서의 작동 시작(power-up)이 빨라진다. AD777x 시리즈의 세 가지 제품은 모두 업계 최고 수준의 동작 범위(dynamic range) 및 데이터 쓰루풋(throughput)의 조합을 제공하며 3상 전력 어플리케이션 내 전류 및 전압 센서로부터 발생하는 출력을 측정하는 8개의 동시 샘플링 채널이 특징이다. 각각의 SoC 채널은 8kSPS에서 112dB의 동작 범위를 달성하므로 하나의 ADC 채널 상의 보호 및 측정 기능을 통합해 제공할 수 있다. 또한, AD777x 시리즈에는 통합된 샘플레이트 컨버터도 포함되어 있어서 IEC61000-4-30 클래스 A 표준을 준수하는 전력 품질 장비를 설계할 때 나타나는 문제들을 간소화할 수 있다.

 

AD777x 시리즈에는 다양한 센서 출력을 측정하기 위한 프로그래머블 이득 증폭기(programmable gain amplifier, PGA)가 통합되어 있어 시스템 설계자는 변류기(current transformer), 변압기(potential transformer), 저항열(resistive string)과 같이 정확도 요건과 입력 센서 유형이 다른 어플리케이션에 대해 동일한 플랫폼을 사용할 수 있다. 게다가 AD777x 시리즈를 사용하면 신호 조정 증폭기(signal conditioning amplifiers)와 PLLs(phase-locked loops)와 같은 외부 부품이 필요하지 않기 때문에 전체 시스템 비용이 줄어든다. AD777x 시리즈 전 제품에는 샘플 레이트 컨버터가 통합되어 샘플링 레이트를 미세 조정하고 50Hz(-15%)~60Hz(+15%) 범위에서 선 주파수의 가간섭성(coherency)의 변화 정도를 0.01Hz 수준으로 일관되게 유지한다. 이는 IEC61000-4-30 클래스 A의 전력 품질 표준 요건이기도 하다. 

 

새로 출시된 AD777x 시리즈에는 온칩 진단 기능도 다수 통합되어 있어 최종 장비(end-equipment)를 안전 무결성 기준(safety integrity level, SIL) 인증을 준수하도록 설계하기가 수월하다. 추가적인 저해상도 SAR ADC 채널은 별도의 전력원으로 작동하며 시스템 및 칩 진단에 데이터를 제공해 데이터 무결성의 신뢰도(confidence)와 전체적인 시스템 타당도(reliability)를 향상시킨다. AD7771의 높은 동적 범위와 높은 샘플레이트는 FFT(fast Fourier transform) 잡음 플로어를 줄여준다. 이로 인해 비정상적인 주파수 스퍼(spur) 감지 성능이 향상 되어 전기적 결함이 진행되고 있다는 신호를 확인할 수 있으며 전력 품질 측정 장비를 사용해서 초기 경고의 감지 및 예방 차원의 점검이 가능하다.

 

신고

실시간 프로세싱 및 멀티미디어 구현을 위한 최고 성능의 SoC 출시

TI(대표이사 켄트 전)는 향상된 확장성과 다양한 주변장치를 통합한 고집적 SoC 제품군인Sitara™ AM57x 프로세서 제품군을 출시했다. Sitara AM57x 프로세서는 Sitara 프로세서 플랫폼의 최고 성능 디바이스로, 고성능 프로세싱 및 HLOS(high-level operating system)를 실행하는 ARM® Cortex®-A15 코어를 포함한 고유의 이종 멀티코어 아키텍처를 통해 광범위한 임베디드 및 산업용 애플리케이션에 적합하도록 설계되었다. 또한 AM57x 프로세서는 분석과 실시간 계산을 위한 TI의 C66x 디지털 신호 프로세서(DSP), 제어 기능을 위한 PRU(programmable real-time unit) 및 ARM Cortex-M4 코어, 향상된 사용자 인터페이스와 멀티미디어 애플리케이션을 위한 비디오 및 그래픽 액셀러레이터를 통합해 동급 최강의 성능을 제공한다. (관련 영상은 http://www.multivu.com/players/English/70647530-ti-sitara-am57x-processor/ 참조)

새로운 Sitara AM57x 프로세서 제품군은 처음부터 고성능과 다양한 기능의 통합을 염두에 두고 설계되었다. 그 결과, 프로세서는 개발자에게 쿼드코어 ARM Cortex-A9 프로세서보다 40% 이상 더 높고, 다양한 임베디드 시장에 사용되고 있는 표준 듀얼코어 ARM Cortex-A9 프로세서보다 280% 향상된 타의 추종을 불허하는 성능을 제공한다.

 

 

Sitara AM57x 프로세서의 강력한 통합 기능
Sitara AM57x 프로세서는 컴퓨팅, 실시간 제어, 커넥티비티 및 멀티미디어 기능을 업계에서 가장 높은 수준으로 통합하고 있어 개발자는 각각의 기능을 위해 여러 개의 칩을 사용하는 대신 단일 칩으로 설계를 간소화할 수 있다. 이러한 통합은 산업용 사물 인터넷(IIoT), 공장 자동화, 머신 비전, 임베디드 컴퓨팅, 휴먼 머신 인터페이스(HMI), 로봇 공학, 의료 영상, 항공전자 등의 산업용 애플리케이션에 적합하다. 
- 컴퓨팅: 개발자는 두 가지 서로 다른 유형의 컴퓨팅 코어의 고유 조합으로부터 이점을 얻을 수 있다. 컴퓨팅 코어는 둘 다 최대 2개의 ARM Cortex-A15 코어와 C66x DSP를 포함하고 있으며, 각각은 서로 다른 최적의 작업을 수행하기 때문에 동종 멀티코어 아키텍처보다 강력한 성능을 제공한다. AM57x 프로세서의 멀티코어 아키텍처는 적합한 코어에 작업을 자유로이 분배할 수 있는 유연성을 제공함으로써 단일 칩을 이용한 통합 시스템 설계와 업계 최고 성능을 구현한다. 
- 제어: AM57x 프로세서는 고성능 코어 외에도 2개의 ARM Cortex-M4 코어와 4개의 PRU를 탑재해 개발자에게 모터 제어 또는 센서 모니터링 같은 산업용 애플리케이션에 요구되는 낮은 지연, 실시간 제어 기능을 제공한다.
- 커넥티비티: 프로세서는 실시간 필드버스 및 기타 산업용 통신 프로토콜 구현을 위한 ICSS(industrial communication subsystem)를 탑재하고 있다. 또한, PCIe, SATA, 기가비트 이더넷, USB 3.0과 같은 고속 주변장치를 통합해 높은 시스템 유연성을 제공한다. 이러한 기능은 고성능 ARM Cortex-A15 코어 및 DSP와 함께 AM57x 프로세서가 데이터를 빠르게 송수신할 수 있게 한다. 
- 멀티미디어: 디바이스는 향상된 그래픽 사용자 인터페이스를 위한 최대 2개의 SGX544 3D와 1개의 GC320 2D 그래픽 액셀러레이터, 고화질 비디오 재생을 위한 1080p60 비디오 액셀러레이터 및 멀티 디스플레이 지원, 그리고 이벤트 레코딩이나 사진 촬영, 바코드 리딩을 위한 다중 카메라 입력을 통합하고 있다.

AM57x 프로세서는 TI 전력 관리 IC인 TPS659037에 의해 전원이 공급된다. 또한 AM57x EVM에는 TI의 WiLink™ 8 모듈 을 꽂을 수 있는 커넥터가 포함돼 있어 Wi-Fi®와 블루투스® 커넥티비티를 모두 제공할 수 있다.

 

 

다양한 플랫폼에 확장 가능한 소프트웨어 플랫폼을 통한 맞춤형 솔루션 구현
TI는 핀 호환 가능한 AM57x 프로세서 제품군과 함께 TI의 Sitara 및 DSP 프로세서 포트폴리오를 단일 개발환경에서 지원하는 새로운 프로세서 SDK를 통해 확장성을 재정의하고 있다. 프로세서 제품군은 공통 코드 기반 의 SW플랫폼을 통해 저가 제품군부터 고성능 제품군 (AM335x, AM437x, AM57x 제품군)을 지원함으로써 개발자는 프로젝트마다 새로운 소프트웨어 플랫폼을 다시 배울 필요가 없다. 프로세서 SDK는 TI의 프로세서 포트폴리오를 위한 단일 소프트웨어 플랫폼으로, 메인라인 LTS(long term stable) 리눅스® 커널(RT-Linux 포함 예정), 리나로(Linaro™) 툴 체인, Yocto 프로젝트™ 호환 파일 시스템을 포함한 일관된 소프트웨어 플랫폼을 제공한다. 이러한 일관된 소프트웨어 플랫폼을 통해 개발자에게 일관된 개발환경을 제공함으로 소프트웨어 자원의 효율을 극대화할 수 있다. 또한 프로세서SDK에는 최적의 실시간 처리를 위해 TI-RTOS 도 지원하고 있다. 그밖에 DSP 전문지식이 전혀 없어도 개발자가 DSP를 이용할 수 있게 하는 Khronos OpenCL™ 같은 프로그래밍 프레임워크를 통해 보다 쉽게 개발할 수 있도록 지원한다.

 

 

광범위한 개발 및 지원 에코시스템
TI는 BeagleBoard.org와 협력하여 Sitara AM5728 프로세서 기반의 새로운 BeagleBoard-X15 community보드를 개발함으로써, 오픈 소스 하드웨어 개발자 커뮤니티를 통한 자유로운 개발이 가능하다. TI 디자인 네트워크 회원사의 서드파티 솔루션을 통해 하드웨어 가속화 비디오 코덱과 같은 검증된 하드웨어 모듈과 관련 소프트웨어 제품을 추가적으로 제공받을 수 있다. 아데니오 임베디드(Adeneo Embedded)에서는 윈도우 임베디드 컴팩트(Windows Embedded Compact) 2013 와 안드로이드Android™ 5.0 를 제공하고 있으며, 멘토 임베디드(Mentor Embedded), 그린 힐스(Green Hills), QNX, 윈드 리버(Wind River)에서는 상용 RTOS와 같은 솔루션을 제공함으로써, 개발자들은 AM57x 프로세서에서 다양한 운영체제를 유연하게 사용할 수 있다. 이티암(Ittiam), 파이텍(PHYTEC), D3 엔지니어링(D3 Engineering), 컴퓨랩(CompuLab), DAB-EMBEDDED 및 Z3 테크놀로지(Z3 Technology)등에서는 선구축된 하드웨어 모듈을 제공함으로써 고객들은 이를 이용하여 개발 사이클을 단축시킬 수 있다.

 

신고

Xilinx, 업계 최초로 16nm 올 프로그래머블 MPSoC 출시

자일링스는 업계 최초로 16nm 멀티프로세서 SoC (MPSoC)를 예정보다 한 분기 앞서 출시한다고 밝혔다. 징크(Zynq)® 울트라스케일(UltraScale)+™ MPSoC 를 조기 출시하면서 자일링스 고객은 MPSoC 기반 시스템으로 디자인을 보다 빠르게 시작할 수 있게 됐다. TSMC의 16FF+ 프로세스를 이용한 징크® 울트라스케일+™ MPSoC로 와트당 5배가 넘는 시스템 레벨 성능 및 “어디서든 가능한” 연결성으로 차세대 시스템을 위한 보안과 안전 기능을 고루 갖춘 차세대 임베디드 비전, ADAS, 산업용 사물인터넷(IIoT), 통신 시스템 개발이 가능하다.

 

TSMC 사업 개발 부사장인 BJ Woo 박사는 “TSMC와 자일링스의 오랜 협력으로 세계적인 수준의 16nm FinFET 멀티프로세싱 SoC를 조기에 완성할 수 있었다”고 전하며, “자일링스와 TSMC가 실현한 최저 전력소비의 업계 선도적인 실리콘 성능과 올 프로그래머블 로직 제품간의 고도의 시스템 통합 및 인텔리전스를 제공한다”고 덧붙였다. 자일링스의 수석 부사장 겸 프로그래머블 제품 총괄 매니저인 빅터 펭(Victor Peng)은 “징크 울트라스케일+ MPSoC 16nm 디바이스를 조기에 선보이면서 총 실행과 완벽한 품질에서 또 하나의 뛰어난 기록을 남겼다. 28nm, 20nm에 이어 이제 16nm의 선구적인 제품으로 시장에 첫발을 디딤으로써 ‘3연속’ 쾌거를 이뤘다”라고 전했다.

 

징크 울트라스케일+ MPSoC 소개
징크 울트라스케일+ MPSoC은 TSMC의 16FF+ 프로세스를 이용한 업계 최초의 이종 멀티프로세서 SoC(MPSoC)이다. 이 새로운 제품군은 와트당 5개 이상의 시스템 레벨 성능 및 어디서든 가능한 연결성으로 차세대 시스템을 위한 보안과 안전 기능을 고루 갖춘 유연한 표준 기반 플랫폼 개발에 적합하다. 징크 울트라스케일+ MPSoCs 는 64비트 쿼드코어 ARM® Cortex™-A53 애플리케이션 프로세서 유닛(APU), 32비트 듀얼코어 ARM® Cortex™-R5 실시간 프로세서 유닛(RTPU), ARM® Mali™-400 그래픽 프로세서 유닛(GPU) 등의 7가지 사용자 프로그래머블 프로세서를 통합했다. 또한 이 제품군에는 통합 주변장치, 보안 및 안전, 고급 전원 관리기능도 포함되어 있다. SDSoC™ 개발 환경에서 사용하면 징크 울트라스케일+ MPSoC 제품군으로 소프트웨어 정의 및 하드웨어 최적화를 모두 시스템에 이용할 수 있다. 

신고

Xilinx, 시스템 및 소프트웨어 엔지니어까지 폭 넓은 커뮤니티에 Zynq SoC의 사용자 기반 확대를 위한 SDSoC 개발 환경 정식 공개

임베디드 C/C++ 애플리케이션 개발을 가능하게 해주는 확장된 라이브러리, 보드 및 디자인 서비스 에코시스템 지원 

 자일링스는 징크(Zynq)® SoC 및 MPSoC의 사용자 기반을 시스템 및 소프트웨어 엔지니어에 이르는 폭 넓은 커뮤니티 확장을 위한 SDSoC™ 개발 환경  퍼블릭 액세스를 공개한다고 밝혔다. SDx™ 제품군의 하나인 SDSoC 개발 환경은 임베디드 C/C++ 애플리케이션 개발을 가능하게 하는 확장된 라이브러리, 보드 및 디자인 서비스 에코시스템을 지원한다. 또한 이 퍼블릭 액세스 공개에서는 프로그래밍과 플랫폼 개발의 편의성을 위한 통합 개발 환경(IDE) 기능이 강화되었다.

 

확장된 라이브러리, 보드 및 서비스 에코시스템 지원
2015년 3월, SDSoC 개발 환경을 발표한 자일링스는 보드, SoM(System-on-modules), 라이브러리 및 디자인 서비스를 제공하는 새로운 얼라이언스 회원사로서 인증 받았다. 이로써 머신 비전, ADAS 및 SDR(software-defined radio) 애플리케이션을 포함한 15개 이상의 인증된 보드 및 SoM을 이용할 수 있다. 또한 자일링스 및 라이브러리 파트너들은 OpenCV, 선형 대수(liner algebra) 및 신호처리를 포함하는 라이브러리 기능들을 제공한다. 자일링스는 8개의 추가 검증된 디자인 서비스 회원사들과 함께 에코시스템을 확대하여 전세계 디자인 팀에게 올 프로그래머블 SoC 및 MPSoC의 가능성을 보여주고 있다.

 

SDSoC 개발 환경 확장
SDSoC 개발 환경 2015.2 릴리즈는 IDE의 높은 정확성과 하드웨어/소프트에어 파티셔닝, 시스템 연결성 탐색 및 신속한 성능 평가를 위한 강화된 플로우를 지원한다. 또한 플랫폼 생성 흐름을 향상시켜 사용자들이 맞춤형 보드에 대한 기존의 비바도 디자인 수트(Vivado® Design Suite) 및 런타임 소프트웨어 프로젝트를 SDSoC 맞춤형 플랫폼으로 매끄럽게 전환시킬 수 있도록 한다. 자일링스 프리미어 IP 얼라이언스 회원사인 자일론(Xylon)의 설립자이자 CEO인 다보르 코바체크(Davor Kovacec)는 “자일링스의 SDSoC 개발 환경은 당사의 HDL 기반 logicBRICKS IP 코어 및 C/C++ 구현의 고급 비전 처리 알고리즘을 하나의 익숙한 프레임워크 안에 결합함으로써 자일링스 올 프로그래머블 SoC 및 MPSoC와 이기종 멀티 프로세싱을 온전하게 활용할 수 있도록 한다. 이로써 FPGA에 대한 전문지식이 없더라도 당사의 고객들에게 완전하고 재사용이 가능한 오토모티브 및 머신 비전 애플리케이션을 위한 SoC 솔루션을 제공할 수 있게 되었으며, 쉽고 빠르게 자신들만의 코드를 추가 및 구성하고, 시제품과 완전한 Smart Vision 시스템을 최적화 할 수 있게 되었다”고 전했다.

 

DornerWorks의 COO인 스티븐 H. 반더리스트 박사(Dr. Steven H. VanderLeest)는 “자일링스의 SDSoC 환경은 기존의 C/C++ 임베디드 고객들이 자일링스의 징크 SoC 및 MPSoC를 이용하여 차세대 이기종 시스템들을 디자인하고 배치할 수 있도록 해주는 완벽한 통합과 매끄러운 C/C++ 수준의 디자인 환경을 제공한다. 자일링스의 프리미어 디자인 서비스 얼라이언스 회원사인 DornerWorks는 FPGA 가 익숙치 않는 C/C++ 기반의 소프트웨어 개발자뿐만 아니라, FPGA가 능숙하며 C/C++ 디자인 방법을 채택하고 있는 고객들 모두에게 제공할 수 있는 더 많은 서비스 기회를 예상한다”고 말했다. 또한 “FPGA, IP, 임베디드 소프트웨어 및 규제되는 적합성 인증에서의 많은 제품 경험을 통해서 당사는 새로운 고객 기반 SDSoC 기술시대가 도래하는 것에 대한 기대가 크다. 당사의 기존 및 신규 고객들에게 독자적인 부가가치 서비스 및 솔루션을 제공할 것으로 기대하고 있다”고 덧붙였다. 자일링스의 프로세싱, 시스템, 소프트웨어 및 애플리케이션 그룹 부사장인 비드야 라자고팔란(Vidya Rajagopalan)은 “SDSoC 개발 환경은 기존의 징크 사용자들의 생산성을 상당히 높여줄 뿐만 아니라, 완전한 소프트웨어 개발 기법을 통하여 새로운 시장 기회를 열어준다. 자일링스는 지난 몇 년 동안 여러 얼리 액세스(early access) 고객 및 파트너들과 협력해 왔으며, 퍼블릭 액세스 공개로 사용자 기반 확대를 기대할 수 있게 되었다”고 전했다. 


이용시기
SDSoC 개발 환경 2015.2는 현재 징크 올 프로그래머블 SoC용으로 지원되고 있다. 보드 및 라이브러리, 디자인 서비스와 함께 제공되는 SDSoC 환경 및 개발 제품은 www.xilinx.com/sdsoc에서 구매할 수 있다. 

 

신고

CSR, 새로 출시한 하이엔드 프린터용 시스템온칩(SoC)으로 비용 절감 효과

위치인식, 멀티미디어, 클라우드 커넥티비티 분야에 혁신적인 반도체 IC 및 소프트웨어 솔루션을 제공하는 글로벌기업 CSR(http://www.csr.com)은 통합 시스템온칩(SoC), 콰트로(Quatro) 5500 출시를 오늘 발표했다. 새로운 솔루션 기반의 복합기는 모바일 디바이스뿐 아니라 클라우드 네트워크나 기존 PC 및 서버로부터 빠른 속도로 고해상도의 출력물을 얻게 된다.

CSR 시스템온칩(SoC) 프린터 솔루션 라인업을 확장시킨 콰트로(Quatro) 5500 시리즈는 별도의 CPU와 프린터 고유 기능을 위한 주문형 ASIC을 결합함으로써, 기존의 복합기 솔루션에 대한 저렴한 대안을 제공함과 동시에, 복합기 제조업체들에게는 자재 비용에 대한 부담을 줄여준다. 콰트로(Quatro) 5500시리즈의 시스템온칩(SoC)은 이미지 처리를 위한 한 쌍의CSR 자체 4-datapath SIMD DSP코어들와 Cortex-A7코어 및 듀얼 ARM Cortex-A15 CPU 코어들을 결합하였다.

 

CSR의 IPS 유니버설 프린트 인터프리터 소프트웨어를 사용하여 콰트로(Quatro) 5500 시리즈로 인쇄 업계 표준 성능 테스트 파일 J11.ppt을 테스트한 결과 모든 주요 프린팅 언어들에서 분당 70페이지의 인쇄 처리 속도를 보였다. 수퍼 스피드 USB 3.0, PCI Express 및 SATA를 포함한 고속 인터페이스를 추가함으로써 콰트로(Quatro) 5500 시리즈는 효율적으로 흑백 레이저 프린터, 컬러 레이저 프린터, 복합기와 고속 문서 스캐너 등 다양한 기기들에 대한 요구를 충족시킬 수 있다.

 

업무 방식이 모바일 및 디지털화 됨에 따라, 저장된 문서가 PC에서 핸드폰으로, 태블릿에서 클라우드로 변화하는 추세이다. 사람들은 PC에 연결된 프린터에 액세스하지 않고도 모바일 기기에서 인쇄할 수 있는 방안을 찾고 있다. 콰트로(Quatro) 5500 시리즈는 제조업체가 이러한 고객들의 요구사항을 충족할 수 있도록 그래픽 LCD 인터페이스, GPU, 고성능 프로세서 코어들에 CSR의 무선 솔루션과 고급 인쇄 소프트웨어를 결합하여 제공하고 있다. 이로써, 디바이스에 관계없이 간단하고 안전하며 편리한 인쇄를 가능하게 한다. CSR은 시스템온칩(SoC), 소프트웨어 및 무선 연결 포함한 토탈 솔루션을 제공하는 시장 내 유일무이한 공급 업체다.

 

CSR한국 지사의 조민욱 세일즈 총괄 전무이사는 “인쇄 시장은 오늘날 서로 연결되어 있는 소비자들의 니즈를 충족하기 위해 변화하고 있다”며, "콰트로(Quatro) 5500 시리즈는 이러한 니즈를 충족하기 위해 나온 프린터용 시스템온칩(SoC) 솔루션이다. 기존 검증된 무선 연결 솔루션을 5500 솔루션과 결합함으로써 우리는 고객에게 저렴한 비용의 원스톱 솔루션을 제공 할 수 있게 되었다"고 전했다.

 

프린터 제조업체들이 시장에 빠르게 신제품을 출시 할 수 있도록, CSR은 쉽고 빠른 소프트웨어 개발 환경을 제공한다. CSR Inferno ™ 모듈화 구조의 펌웨어 플랫폼은 하나의 베이스 펌웨어를 기반으로 다양한 제품의 특화된 기능을 모듈화하여 구현할 수 있고, 비용 효율적으로 넓은 제품 군을 구축할 수 있다. 프로그래밍이 가능한 콰트로(Quatro) CPU, DSP 및 마이크로 컨트롤러 코어는 개발자가 보다 빠른 소프트웨어 개발을 위한 표준 도구를 사용함으로써 자신만의 고유기능, 이미지 처리 알고리즘 및 제어 방식를 구현할 수 있도록 한다.

 

신고

Xilinx, 업계 최초로 임베디드 비전, ADAS, IIoT, 5G 시스템을 위한 TSMC의 16nm FF+ 공정을 이용한 올 프로그래머블 멀티 프로세서 SoC 개발 완료

- 차세대의 유연한 표준 기반 플랫폼을 위한 보안 및 안전 요건 충족
- 와트당 5배 이상의 시스템 레벨 성능 및 어디서든 가능한 연결성 구현

 

자일링스는 ADAS와 자율주행차, 산업용 사물인터넷 (IIoT), 5G 무선 시스템을 포함한 임베디드 비전을 목표로 TSMC의 16FF+ 공정을 이용한 올 프로그래머블 멀티 프로세서 SoC(MPSoC)를 개발 완료했다고 밝혔다. 올 프로그래머블 징크(Zynq)® 울트라스케일(UltraScale)+™ MPSoC를 이용하면 와트당 5배 이상의 시스템 레벨 성능 및 차세대 시스템에 필요한 보안과 안전성과 어디서든 가능한 연결성으로 다양한 표준 기반 플랫폼을 개발할 수 있다.

 

세계 최초의 이기종 멀티 프로세싱 SoC인 이 새로운 디바이스는 쿼드 코어 64bit ARM® Cortex™-A53 애플리케이션 처리장치, 듀얼 코어 32bit ARM® Cortex™-R5 실시간 처리장치 및 ARM® Mali™-400 그래픽 처리장치를 포함하여 7가지의 사용자 프로그래머블 프로세서를 조합하였다. 또한 징크(Zynq) 울트라스케일+ MPSoC 제품군은 통합된 주변장치 호스트와 안전 및 보안 기능, 고급 전원 관리 기능도 포함되어 있다. 이 새로운 제품군에

최근 출시한 SDSoC™ 개발 환경을 더하면 소프트웨어 정의 및 하드웨어 최적화가 이루어진 시스템도 가능하다.

자일링스 수석 부사장 겸 프로그래머블 제품 총괄 매니저인 빅터 펭(Victor Peng)은 “징크 울트라스케일+ MPSoC는 차세대 스마트 기기와 커넥티드 애플리케이션이 갖추어야 할 소프트웨어 인텔리전스와 하드웨어 최적화, 보안 및 안전, 연결성까지 고루 갖추고 있다”고 말하며, “또한 징크 울트라스케일+ MPSoC는 ADAS와 자율주행차 로드맵, 산업용 IoT 및 5G 무선 시스템, 그밖에 다양한 애플리케이션을 포함한 차세대 임베디드 비전 고유의 요건에 부합하도록 각별히 신경 쓰고 있다”고 덧붙였다.

 

ADAS, 산업용 IoT, 5G 시스템의 임베디드 비전
징크 울트라스케일+ MPSoC는 산업용 머신 비전, 감시, 오토모티브 ADAS 시스템 등 차세대 임베디드 비전 시스템에 적합하다. ADAS의 경우, 징크 MPSoC는 소프트웨어 기반 알고리즘 구성 및 제어 기능에 고도의 병렬 하드웨어 이미지 처리 기능과 분석 가속 처리 기능을 결합시켰다. 비디오 버퍼링을 위해 UltraRAM™의 메모리를 추가로 확장하여 ADAS의 핵심이라 할 수 있는 데이터 처리량은 극대화하고 지연은 줄였다. 실시간으로 안전 대책 결정을 결정하고 작동장치가 명령을 실행하도록 듀얼 코어 Cortex-R5 엔진의 징크 MPSoC ARM은 프로그래머블 구조에 사용하는 교차 모니터링 및 진단 보호 기능과 함께 록스텝(lockstep) 모드에서 사용할 수 있다. 징크 MPSoC는 빠르게 변화하는 ADAS 환경에 맞춰 맞춤형 프로그래머블 플랫폼에 바로 적응할 수 있도록 고도의 확장성과 변용성을 제공하면서도, 오토모티브 ISO-26262 기능 안전 요건을 만족하도록 설계 되었다.

 

산업용 사물인터넷의 경우, 징크 울트라스케일+ MPSoC 제품군이 데이터 수집, 실시간 진단 처리, 인텔리전트 연결 제어 시스템의 현장 의사결정 기능을 이상적으로 통합해 준다. MPSoC 처리 서브시스템과 울트라스케일™ 프로그래머블 로직 구조 및 새로운 UltraRAM™ 온칩 메모리 기술의 조합으로 대량의 분석 데이터를 처리하며 기기 간(M2M) 통신을 실시간으로 관리할 수 있다. 록스텝의 구성 가능한 전용 보안 처리장치와 듀얼 코어 Cortex-R5 엔진이 장착된 징크 MPSoC은 SIL3 기능 안전 및 보안 요건도 지원한다.

 

징크 울트라스케일+ MPSoC 디바이스는 늘어난 차세대 5G 시스템의 무선 및 베이스밴드 처리 요건도 지원한다. 또한 초저전력으로 멀티 표준 및 멀티 대역에 유연한 처리와 새로운 ‘대용량 MIMO’, 적응형 빔 포밍 아키텍처, CloudRAN 레이어 1 베이스밴드 가속 및 관련 Fronthaul 애플리케이션까지 지원한다. 징크 울트라스케일+ MPSoC과 쿼드 코어 ARM Cortex-A53 처리 서브시스템의 통합형 미립자 전원 관리 시스템으로 디지털 전치 왜곡(DPD, digital pre-distortion), 빔 포밍 제어, 시스템 관리를 위한 저전력 하드웨어-소프트웨어 디자인이 가능하다.

징크 울트라스케일+ MPSoC 개발 환경


자일링스는 울트라스케일+ 포트폴리오를 위해 포괄적으로 초기 접근할 수 있는 툴 세트도 제공하고 있다. 이 툴은 시스템과 소프트웨어 엔지니어를 위한 완벽한 소프트웨어 정의 개발을 대체하여 사용할 수 있는 SDSoC 개발 환경도 포함된다. 그 밖에 최근 출시된 비바도(Vivado) 디자인 수트는 하드웨어 디자이너가 최적화된 징크 MPSoC-기반 플랫폼을 빠르게 구축할 수 있다. 자일링스는 리눅스, FreeRTOS, OpenAMP, Yocto, QEMU, XEN 등의 공개 소스 커뮤니티에서 이용할 수 있는 소스 코드도 이미 제공하고 있다. 자일링스의 소프트웨어 개발 키트(SDK), PetaLinux 툴, 런타임 드라이버 및 라이브러리가 모든 제품을 보완해줘 애플리케이션 개발에도 용이하다. 


 

신고

Altera, Stratix 10으로 적용한 혁신 기술들의 세부 사항 발표, 업계에서 가장 빠르고 가장 용량이 높은 FPGA 및 SoC 제공

Altera(NASDAQ: ALTR)는 자사의 Stratix® 10 FPGA 및 SoC으로 적용하고 있는 아키텍처 및 기술적 세부사항들을 발표하였다. Stratix 10 제품군은 비약적으로 향상된 성능, 통합 수준, 밀도, 보안성을 제공하는 Altera의 차세대 하이엔드 프로그래머블 로직 디바이스 제품군이다.


Stratix 10 FPGA 및 SoC은 Intel®의 14nm Tri-Gate 프로세스를 기반으로 하고 Altera의 혁신적인 HyperFlex™ FPGA 패브릭 아키텍처를 적용함으로써 이전 세대 FPGA들에 비해서 2배 더 높은 코어 성능을 제공한다. 업계에서 가장 성능이 높고 밀도가 높은 FPGA인데다 첨단의 임베디드 프로세싱, GPU급 부동소수점 연산 성능, 이종적 3D SiP 집적을 결합함으로써 고객들이 이전에 가능하지 않았던 방식으로 차세대 통신, 데이터센터, IoT 인프라, 방위, 고성능 컴퓨팅 시스템의 까다로운 요구를 충족할 수 있도록 한다.


Altera의 마케팅 선임 부사장인 Danny Biran은 “우리 회사가 Stratix 10 FPGA 및 SoC으로 제공하는 성능은 업계에서 지금까지는 전혀 생각할 수 없었던 수준이다. Stratix 10 FPGA 및 SoC을 이용함으로써 고객들은 지금까지는 FPGA로 할 수 없었던 방식으로 시스템을 설계하고 혁신을 이룰 수 있게 되었다”고 말했다.

 

 

HyperFlex 아키텍처, 모든 곳으로 레지스터 도입
Stratix 10 FPGA 및 SoC은 Altera 디바이스로서 최초로 Altera의 새로운 HyperFlex 아키텍처를 채택하고 있다. HyperFlex 아키텍처는 지금까지 10년의 기간 동안에 FPGA 업계에서 가장 의미 있는 패브릭 아키텍처 혁신이 될 것으로 기대된다. Intel의 14nm Tri-Gate 프로세스를 채택함으로 인한 프로세스 노드 상의 우위에다 HyperFlex 아키텍처까지 결합함으로써 경쟁사 차세대 하이엔드 FPGA에 비해서 2배의 코어 로직 주파수 향상을 이루게 되었다.


HyperFlex 아키텍처는 모든 코어 인터커넥트 배선 구역으로 레지스터를 도입함으로써, Stratix 10 FPGA 및 SoC으로 레지스터 리타이밍, 파이프라이닝, 기타 설계 최적화 기법들을 비롯한 검증된 성능 향상 설계 기법들을 활용하는 것을 가능하게 한다. 이러한 설계 기법들은 기존의 FPGA 아키텍처로는 도입하기가 현실적으로 여의치 않았다. HyperFlex 아키텍처는 디자이너들이 주요 경로 및 배선 상의 지연시간을 제거하고 자신의 디자인으로 빠르게 타이밍 종결을 달성할 수 있도록 한다. 또한 2배 더 높은 코어 로직 성능을 달성함으로써 경쟁 아키텍처로는 필요로 하는 지극히 폭넓은 데이터 경로와 스큐를 유발시키는 그 밖의 구조물들을 필요로 하지 않음으로써 디바이스 활용도와 전력을 크게 향상시킨다. HyperFlex 아키텍처는 필요한 로직 면적을 줄임으로써 고성능 디자인을 최고 70퍼센트까지 더 낮은 전력으로 작동할 수 있다. 이 아키텍처에 관한 더 자세한 정보는 www.altera.com/hyperflex에서 볼 수 있다.

 

 

이종 3D SiP 집적의 시대 개막
Stratix 10 FPGA 및 SoC 제품군의 모든 제품은 이종적 3D SiP 집적 기술을 이용해서 고밀도 모노리딕 FPGA 코어 패브릭과 여타의 첨단 소자들을 효율적이고 경제성 뛰어난 방식으로 통합하며, 그럼으로써 Stratix 10 FPGA 및 SoC의 확장성과 유연성을 높인다. 모노리딕 코어 패브릭은, 높은 밀도를 제공하기 위해서는 다중의 FPGA 다이를 사용해야 하는 경쟁사 이종 디바이스들을 사용할 때와 같은 접속 문제를 피할 수 있으므로 디바이스 활용도와 성능을 극대화한다. Altera의 이종적 SiP 집적은 Intel의 특허보유 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 활용해서 가능하게 되었다. 이 기술은 인터포저 기반 기법에 비해서 더 높은 성능을 달성하고, 복잡성을 줄이고, 비용을 낮추고, 향상된 신호 무결성을 달성한다.
Stratix 10 제품군의 첫 제품들은 EMIB 기술을 사용해서 고속 직렬 트랜시버 및 프로토콜 타일과 모노리딕 코어 로직을 통합한다. 이종적 3D SiP로 고속 프로토콜 및 트랜시버를 통합함으로써 Altera는 변화하는 시장 요구에 따라서 다양한 유형의 Stratix 10 디바이스 제품 버전을 빠르게 제공할 수 있게 되었다. 예를 들어서 이종적 3D SiP 통합을 통해서 Stratix 10 디바이스로 더 높은 트랜시버 속도(56Gbps), 새롭게 등장하는 변조 형식(PAM-4), 새로운 통신 표준(PCIe Gen4, Multi-Port Ethernet), 그 밖에 아날로그 또는 고대역폭 메모리 같은 기능들을 빠르게 지원할 수 있게 되었다.


Stratix 10 제품군의 다양한 밀도의 제품들로 64비트 ARM® 쿼드코어 Cortex®-A53 하드 프로세서 시스템(HPS)을 통합하고 이와 함께 시스템 메모리 관리 유닛, 외부 메모리 컨트롤러, 고속 통신 인터페이스 등의 풍부한 주변장치 기능 셋을 제공한다. Stratix 10 SoC을 앞세워서 Altera는 하이엔드 SoC FPGA를 공급하는 유일한 회사로서 업계에서의 선도적인 위치를 더욱 더 강화하게 되었다. 이 범용성 뛰어난 컴퓨팅 플랫폼은 지극히 뛰어난 적응성, 성능, 전력 효율, 시스템 통합, 설계 생산성을 가능하게 함으로써 다양한 유형의 고성능 애플리케이션에 이용하기에 적합하다. 설계자들은 자사의 고성능 시스템으로 Stratix 10 SoC을 사용함으로써 하드웨어 가상화를 할 수 있을 뿐만 아니라 가속화 프리-프로세싱, 원격 업데이트 및 디버그, 구성, 시스템 성능 모니터링 같은 관리 및 모니터링 기능들을 추가할 수 있을 것이다.

 

 

포괄적인 보안 기능들을 통합함으로써 최대의 디자인 보호 달성
Stratix 10 FPGA 및 SoC은 고성능 FPGA로 업계에서 가장 포괄적인 보안 기능들을 통합한다. 이를 위한 핵심적 요소가 혁신적인 Secure Design Manager(SDM)이다. Secure Design Manager는 섹터 기반 인증 및 암호화, 다중 인자 인증, PUF(physically unclonable function) 기술 같은 보안 기능들을 제공한다. Altera는 Athena Group과 IntrinsicID를 비롯한 파트너사들과 협력을 통해서 Stratix 10 FPGA 및 SoC으로 세계 정상의 암호화 가속화 및 PUF IP를 제공한다. 이와 같은 보안 수준을 달성함으로써 Stratix 10 FPGA 및 SoC은 방위, 클라우드 보안, IoT 인프라 등의 애플리케이션에 이용하기에 이상적으로 적합한 솔루션을 제공한다. 이러한 애플리케이션들에서는 다층적인 보안과 분리적인 IP 보호를 중요하게 요구하기 때문이다.

 

 

Stratix 10 FPGA 및 SoC에 이용하도록 Enpirion PowerSoC 제공
Stratix 10 FPGA 및 SoC에 이용하도록 Altera의 Enpirion PowerSoC 전원 솔루션을 지원한다. Enpirion PowerSoC은 엄격한 성능 및 전원 상의 요구를 충족할 수 있을 뿐만 아니라 극히 소형화된 풋프린트로 높은 효율을 달성한다.

 

 

수백만 LE 디자인으로 빠르게 타이밍 종결 달성
Altera의 Quartus® II 소프트웨어에 도입하고 있는 새로운 Spectra-Q 엔진은 HyperFlex 아키텍처로부터 비롯되는 성능, 전력, 면적 절약의 이점을 극대화하도록 하면서 또한 Stratix 10 FPGA 및 SoC을 이용하는 디자이너의 설계 생산성을 향상시키고 제품 출시 시간을 단축하도록 한다. Quartus II 소프트웨어는 최대 8배의 컴파일 시간 단축, 다양한 방식의 신속하게 추적 가능한 설계 입력, 드롭인 IP 통합, OpenCL 지원, 고수준 설계 플로우 등의 새로운 기능들을 추가함으로써 Altera가 설계 소프트웨어 있어서도 한 걸음 더 앞서나가도록 하고 있다. Spectra-Q 엔진에 관한 더 자세한 정보는

www.altera.com/spectraq에서 볼 수 있다.

 

 

Stratix 10 FPGA 및 SoC의 기술적 특징 요약:
- 모노리딕 다이로 최대 550만 로직 엘리먼트 제공
- 이종적 3D SiP 집적을 통해서 FPGA 패브릭과 고속 트랜시버 통합
- 최대 144개 트랜시버를 통합함으로써 이전 세대 제품들에 비해서 4배의 직렬 대역폭 제공
- 최대 1.5GHz로 동작하는 64비트 쿼드코어 ARM Cortex-A53 하드 프로세서 서브시스템 통합
- 하드 부동소수점 DSP를 통합함으로써 최대 10 TFLOPS 쓰루풋에 이르는 단정도 연산 가능
- Secure Device Manager: 포괄적인 고성능 FPGA 보안 기능 제공
- 앞선 SEU(single-event upset) 검출 및 스크러빙
- Arria® 10 FPGA 및 SoC과 풋프린트 호환이 가능하므로 편리하게 이전 가능
- Altera Enpirion 전원 솔루션을 이용함으로써 전력 효율 극대화 및 보드 면적 절약
- Intel의 14nm Tri-Gate 프로세스 기술 적용

 

신고

Arteris, SoC 레이아웃 가속화를 위한 FlexNoC Physical™ Interconnect 출시

실리콘 기반 network-on-chip (NoC) 상호 연결 IP 솔루션의 유일한 공급업체인 아테리스(Arteris; www.arteris.com; 지사장 연명흠)가 시스템 온칩(SoC)의 물리적 설계를 가속화시키는 ArterisFlexNoC Physical interconnect IP를 출시했다. ArterisNoC상호 연결 IP기술은 와이어를 적게 사용하면서도 거의 모든 상호 연결 지점에서 정교한 파이프라인 레지스터 배치를 가능하게 하며 분산 IP 배치를 허용하는 레이아웃 친화적인 솔루션이다. 이 기술은 오랫동안 세계 최고의 반도체 설계 팀에게 배선 정체를 최소화시키고 실리콘 면적, 비용 및 전력 소비를 줄여주는 혜택을 제공해왔다. FlexNoC Physical interconnect IP는 사용자가 정의한 Floor plan을 임포트한 뒤 타이밍 종료 제약 조건에 부합하도록 자동으로 파이프라인을 구성한다. FlexNoC interconnect IP 인스턴스를 SoC의 나머지 부분과 별개로 라우팅되도록 물리적 차원에서 분리함으로써 결과 품질(QoR; Quality of Result)과 생산성을 증대시킨다. FlexNoC Physical IP의 이점은 다음과 같다.
 


1. 과도한 P&R 반복을 억제 혹은 해소 ? SoC 설계자들은 긴 경로의 타이밍 종료 오류를 해결하기 위해 비용이 많이 소요되는 P&R 실행을 여러 번 반복해야 하는 경우가 많이 있다. 그러나 완전히 SoC P&R을 하기에 앞서 조기에NoC interconnect IP를 최적화시키면 레이아웃 과정에서 타이밍 종료 문제가 발생할 가능성이 줄어든다.


2. 자동 파이프라인 구성을 통한 타이밍 종료 시행 착오 배제 ? 칩 팀은 프론트엔드 설계 단계에서 실제 상호 연결 IP를 분석하고 자동으로 파이프라인 단계를 구성함으로써 설계상 타이밍을 종료시킬 netlist를 백엔드 팀에게 인계한다.


3. 결과 품질 (QoR) 최적화 ? SoC팀은 백엔드에서의 타이밍 문제를 피하기 위해 프론트엔드 단계에서 칩을 과잉 설계하는 경우가 많다. FlexNoC Physical IP는 백엔드에서 타이밍 문제가 발생할 프론트엔드 단계를 지능적으로 추정, 예측하므로 설계 팀은 최소한의 파이프라인 단계를 실행하여 원하는 주기를 달성하면서도 지연 현상과 전력 소비를 최소화시킬 수 있다.

4. FlexNoC interconnect physical IP를 SoC의 나머지 부분으로부터 분리 ? FlexNoC Physical은 아키텍처 차원과 같은 방식으로 물리적 차원에서 interconnect IP를 분리하는 기능을 제공한다. 이로써 사용자는 상호 연결 평면도 아웃라인을 생성해서 상호 연결부분들을 독립적으로 배치, 라우팅하는 별도의 IP로 처리할 수 있다. 이러한 분리를 통해 레이아웃 팀의 작업이 간소화된다.

 


FlexNoC Physical 솔루션은 SoC 상호 연결과 관련한 아키텍처 지식을 십분 활용하여 타이밍 종료를 가속화시킨다. 그뿐 나이라 적은 slack을 활용해 타이밍을 충족시키고 SoC 실리콘 면적을 추가로 감소시키면서도 성능을 향상시키므로 결과 품질(QoR)을 향상시킨다. 이러한 자동화를 구현하려면 FlexNoC Physical은 프로세스 기술 정보와 함께 평면도(LEF / DEF 포맷)를 임포트해야 한다. 이 레이아웃과 프로세스 정보를 활용하여 레이아웃에서 최적의 FlexNoC Physical fabric IP 구성 요소들을 찾아 면적과 지연을 최소화하는 한편 어느 지점에서 파이프라인 단계가 활용될지를 결정하게 된다. FlexNoC Physical은 추가적인 파이프라인 단계와 함께 새로운 RTL 인스턴스를 생성하는 동시에 배치 정보를 물리적 인식 합성 툴과 배치 및 라우트 툴로 익스포트한다.
아테리스의 CEO인 찰스 자낙(K. Charles Janac)은 “FlexNoC Physical을 활용하면 다음과 같은 두 가지의 귀중한 혜택을 갖게 된다. 즉,  SoC설계자는 설계 주기 초반에 토폴로지의 물리적 의의를 가시화할 수 있으며 RTL 실행 팀이 자동으로 타이밍 종료를 위한 파이프라인을 추가함으로써 복잡한 SoC 개발 주기 시간을 단축하도록 도움을 주게 된다”고 설명했다. 자낙 CEO는 또한 “당사는 고객의 레이아웃 팀에게 보다 나은 스타팅 포인트 데이터를 제공함으로써 고객이 배치 및 라우트 주기를 단축하도록 지원한다”고 덧붙였다.
시장조사 기관인 린리 그룹의 마이크 데믈러(Mike Demler) 선임 애널리스트는“Arteris는 SoC 설계 흐름의 초반에 꼭 필요한 기술을 제공함으로써 중요한 백엔드 문제들을 쉽게 해결하도록 해준다”며 “FlexNoC Physical IP는 레이아웃 단계에서 겪는 타이밍 문제를 대폭 줄여주고 P&R 반복과 엔지니어링 변경 순서(ECO; Engineering change orders)를 단축시킴으로써 결과적으로 비용과 스케줄 시간을 절감하는 잠재력을 갖췄다"고 언급했다. 시놉시스의 비잔 키아니(Bijan Kiani) Design Group마케팅 부사장은 “ArterisFlexNoC Physical은 타이밍 종료 정보를 개선하고 보다 정확한 RTL 데이터를 제공하는 Design Compiler Graphical 및 IC Compiler II와 같은 당사의 툴을 제공함으로써 레이아웃 생산성을 향상시킬 잠재력을 제공한다”며 "당사는 양측 고객들과 협력하여 이러한 장점을 지속적으로 검증할 것이다”라고 설명했다.
 

 

신고

TI, 고속 데이터 처리 제품을 최대 3배 빠르게 개발할 수 있는 디지털 프론트 엔드 및 JESD204B를 통합한 고집적 SoC 출시

FPGA 대체할 있는 시스템 최적화 솔루션인 TI 66AK2L06

소프트웨어를 통해 프로그램 가능하며 높은 성능 달성 최대 50% 비용, 전력 감소

 

TI(대표이사 켄트 ) 고속 데이터 생성 처리 제품에 대한 요구 사항을 반영한 신제품을 출시했다. 키스톤(KeyStone)™ 기반의 고집적 시스템온칩(SoC) 신제품 66AK2L06 솔루션은 JESD204B 인터페이스 표준을 통합함으로써 아날로그-디지털 컨버터(ADC)/디지털-아날로그 컨버터(DAC) 아날로그 프론트 엔드(AFE) 직접 편리하게 연결할 있다는 점에서 시장의 일대 변화를 예고하고 있다. 이를 통해 전체 보드 공간을 최대 66%까지 줄일 있을 뿐만 아니라 항공우주, 방위, 의료용, 테스트 계측 분야의 고객들이 높은 성능을 달성하면서 전력은 50%까지 절감할 있는 제품을 개발할 있게 되었다. 또한 개발자들은 TI 프로그래밍이 가능한 디지털 신호 처리 알고리즘들과 사전에 검증된 다양한 고속 ADC, DAC, AFE 유용하게 활용할 있다. TI 66AK2L06 SoC 기반으로 시스템 레벨 솔루션을 개발할 있도록 멀티코어 소프트웨어 개발 키트(MCSDK) RF 소프트웨어 개발 키트(RFSDK) 제공하므로 제품 출시 시간을 단축할 있다.

 

새로운 차원의 임베디드 SoC 시스템 통합

TI 유연한 고집적 키스톤 멀티코어 아키텍처을 기반으로 66AK2L06 SoC DFE(Digital Front End) / DDUC(Digital Down Converter-Up Converter) JESD204B 인터페이스를 통합함으로써 시스템 비용과 전력을 절감한다. 또한 TI 업계 선도적인 DSP(Digital Signal Processor) ARM® Cortex® 프로세서를 통합함으로써 소프트웨어 프로그램이 가능한 오늘날의 경쟁 솔루션들 대비 최대 2배의 높은 성능을 제공한다. 4개의 TMS320C66x DSP 코어는 각각 최대 1.2GHz 신호 처리 성능을 제공하며, 부동소수점 연산도 지원하므로 보다 빠르고 정밀한 프로그래밍을 가능하게 한다. 복잡한 제어 코드 처리를 위해 듀얼 ARM Cortex-A15 MPCore™ 프로세서는 최대 1.2GHz 처리 성능을 제공하므로, 낮은 지연 시간을 가진 실시간 I/O 액세스가 가능하다.

 

MBDA 관계자는 “TI 키스톤 기반 66AK2L06 SoC 적응형 전력 기술을 기반으로 최상의 통합 처리 성능을 제공하기 때문에 전력 제약적이며 혹독한 환경에서 작동하는 애플리케이션에 적합하다.” 말했다.

 

FFTC(Fast Fourier Transform Coprocessor) 모듈은 모든 DSP 코어에서 액세스할 있으며 레이더 시스템과 같은 애플리케이션에서 필요로 하는 FFT IFFT 연산을 가속화한다. 또한 NETCP(Network Coprocessor) 주로 이더넷 패킷 프로세싱을 위주로 데이터 패킷을 처리하기 위한 하드웨어 엑셀러레이터로, IEEE 802.3 규격 네트워크로부터 패킷을 송수신하기 위한 4개의 기가비트 이더넷(GbE) 모듈과 함께 헤더 매칭과 같은 패킷 분류 작업, 패킷 조작 작업을 위한 패킷 엑셀러레이터(PA), 데이터 패킷을 암호화 암호 해독을 위한 보안 엑셀러레이터(SA) 포함하고 있다.

 

통합을 통한 전력 절감 프로그램 가능성

전력: 50% 보드면적 66% 감소

66AK2L06 적응형 전력 기술을 적용함으로써 쿨링이 필요한 경쟁 디바이스보다 최고 50%까지 전력을 절감할 있다. 또한, 66AK2L06 광대역 샘플 레이트 변환 최대 48채널에 이르는 디지털 필터링을 통합함으로써 추가 디바이스가 필요 없어 보드 면적을 최대 66%까지 줄일 있다.


소프트웨어 프로그램 가능성: 3 빠른 개발 작업

SoC 성능, 구성 가능성, 프로그램 가능성이 매우 뛰어나 현재 시장에 나와 있는 FPGA 경쟁 솔루션을 사용할 때보다 3배까지 빠르게 제품을 개발할 있다. 개발자들은 66AK2L06 SoC 이용하면 구축 실행 도중에도 소프트웨어 업그레이드를 통해서 DFE 구성을 변경할 있으며, 또한 DDR이나 플래시 메모리에 저장된 다양한 DFE구성파일들을 이용하여 동적으로 전환할 수도 있다. DFE JESD204B 인터페이스를 통합함으로써 사용자는 소프트웨어를 통해 며칠만에 필터를 변경하고 최적화를 있다. FPGA 이용한다면 작업을 수행하기 위해 주가 소요된다.

 

66AK2L06 SoC 성능은 높이고, 전력은 낮추고, 보드 면적은 줄임으로써 전반적인 시스템 비용을 50%까지 낮출 있다.

 

JESD204B 인터페이스 통합으로 디지털 데이터 인터페이스 간소화

JESD204B 매우 효율적인 산업표준 직렬 통신 링크로서 테스트 계측, 의료용, 방위, 항공우주와 같은 고속 애플리케이션에서 데이터 컨버터와 프로세서 사이의 디지털 데이터 인터페이스를 지원한다. 66AK2L06 SoC 함께 TI JESD204B 포트폴리오는 12bit 4GSPS ADC12J4000 16bit 250MSPS ADS42JB69 등의 고속 ADC, 16bit 2.5GSPS DAC38J84 등의 고속 DAC, LMK04828 클록 지터 클리너 등의 클로킹 제품을 포함한다.

 

포괄적인 시스템 솔루션 제공으로 개발 시간 단축

TI 고객들이 고속 데이터 생성 수집 시장에 시스템 솔루션을 빠르게 출시할 있도록 필요로 하는 적합한 , 소프트웨어, 지원을 제공함으로써 66AK2L06 SoC 이용해서 설계할 소프트웨어를 통해서 편리하게 프로그램할 있어 제조사들은 제품 차별화를 모색하고 끊임없이 변화하는 시장 요구에 대해 보다 빠르게 대응할 있다. TI 키스톤 기반 MCSDK RFSDK 이용함으로써 개발자들은 개발 시간을 크게 단축할 있다. TI 개발 툴과 런타임 소프트웨어 지원은 멀티코어 ARM 플랫폼을 보다 쉽게 마이그레이션하고 개발할 있도록 돕는다. MCSDK 오픈 소스 리눅스와 TI SYS/BIOS™ 운영체제를 지원한다. 66AK2L06 XEVMK2LX EVM(평가 모듈)에는 MCSDK RFSDK 포함되어 제공되며, EVM에서 바로 구동해볼 있는 예제 파일들을 포함하고 있으므로 쉽게 사용할 있다. 또한, 현재 FPGA 이용하고 있는 고객들도 JESD204B 통해 쉽게 디자인할 있도록 TI 디자인스(TI Designs) 제공되며, 여러 력업체들을 통해 추가적인 하드웨어, 소프트웨어 디자인 지원 신기술 개발 지원이 가능하다.

 

 

신고